数字集成电路课程评价
课程质量: 4.5 星
作业用时: emmm 好像没有作业，除了大 proj
考核难度：期中考试：4 星，期末考试：3.5 星
给分情况：貌似非常好？...
在前几天刚做完 proj，以一个亲历者比较粗略地阐述这门课的大致情况，尽可能地保持客观。
老师是寇老师，最年轻的双一流学校副院长，主攻方向是半导体的器件层面，但是来教这门数字集成电路，事实也证明在期中之前，确实介绍了非常多底层的器件的知识。
就课程内容上来说，寇老师也说了，这是一门介绍型的课程，像是之后如果要从事这一方向，目前数集 I 的本科生内容大体上不会在任何之后学习的内容中用到，这门课在我看来可能就是听讲座式地学习知识，由于平时比较懒，加上没有 HW，网课也不怎么听，就靠着每周两次的上课内容，尽可能地多听一点知识点。不过假设你不预习，像我一样，你会觉得上课实际上的速度和节奏还是非常快的，可能一节课下来，我十分勉强地能够以各种手段在上完课之前将内容理清，搞懂百分之八十九十。
回到课程内容，期中之前和半导体器件类似，不过是以应用和结论的形式告诉大家，当然肯定有推导，但是与半导体器件侧重点不一样。一些例如 I-V 曲线，vsat，sat，linear，cutoff region 等各类开关状态，static cmos 的搭建方法等。期末之后以几个经典的元器件为例，transmission gate, full-adder, adder tree, 以 timing analysis 为导向介绍了 D-Latch 和 D-FlipFlop 的 setup time, hold time 和相应功能等。
另外是考核形式，这门课以绝对分算分，期中期末各 30%，proj 40%- 做完即满分，以及相应的 bonus point，邮件发送上课思考题以及上课回答相应问题会得到每个 0.5 分的绝对分加分，proj 最高 bonus 分是 15 分绝对分，是实现各类功能的。据老师所说，期中平均 65 分，期末平均 75 分。假设我是一个中规中矩的学生，650.3+750.3+1000.4=82 分，邮件和上课回答问题，每一个人都能够东拼西凑回答 6 个问题，无论是课上课后，得到绝对分 0.56=3 分，假设我是一个平均水平的同学，我能拿到 85 分的基础分，等价于 A - 的基准线。
另外非常不同的是，这门课假设你期中考到了 80 分及以上，能够给同学们出期末题，并且自己不用考期末考试，期末成绩换算成出题质量给分，由考试给出，平均分为 80 左右。这也是 emmm 非常有利有弊的一种考核方式吧。我期中是差了 1-2 分，但假设我能出题，由于时间和学习各种问题，可能我也不会选择。但是假设期中考到了 80 分，我大可之后一节课不听，非常浅层次的学习之后混一个不错的分。
并且今年在期末复习时，给出的是同学们设计的期末卷，只能说答案和思路，一些同学为了出的新颖拿高分，十分不契合上课内容，并且期末卷子在我和一些同学们做的时候，认为真的是漏洞百出，我像是以一个纠错的角度在做这些期末卷子， 并且我比较觉得相对而言，你帮忙纠错完这些卷子后肯定是比单纯出卷和给出所谓的答案理解要深一点。（不喜勿喷，这是我们很多同学一直得出的结论）
最后是期末大 proj，今年的考核根据助教所说，有一定挑战性。期中之前是 DSP：实现某芯片内部类似的加减乘除计算功能，后半部分是 SPI，有关寄存器，RAM 和收发数据功能。
由于我和我的队友这学期末异常地忙，各当了两门专业课的 TA，且我还在刚考完试后去了 3+1 交换，幸好期中跟着进度把前半部分的的 DSP 做完了，只剩后半部分的 SPI 部分。我们开始讨论 proj 是我上飞机前十几个小时前，正式开始做 SPI 部分是 proj ddl 前 3-4 天，此时人在外国，还有时差的问题。
这门课的 proj 考核方式略微与上课是有一些割裂的，像提及到的改变 size，和一些优化手段在我这儿的 proj，改变不大，也不是一个很好完成并且拿到分数的最优选择。光画一个基础元器件的 layout 就会给自己上很大的压力，经常头痛欲裂在那儿 debug (ps.EDA 都能自动生成但是不让用) 这门课相当于让我自己变成人体 EDA 优化芯片布局，proj workload 我会给到：不紧不慢地做 1week+1week，比较赶时间的做：5days+5days，我和我的队友在期末部分，通了两次宵，总共没睡几个小时 (我是两天就睡了一下午......) 在第二天把前仿搭完，第三天非常狗屎运地把后仿搭完并通过，第 3.5 天实现了三分之二的 bonus 分数 (队友分不够求捞）。 只能说在你不睡觉的情况下，且运气非常好，你能在 3.5 天内非常困难地将这个 proj 做完，包括 bonus，但是本人 proj 体验极其差，workload 太大，仅仅实现基本功能就枉费了不少时间，无法再想其他的事情，我和我的队友由于期末琐事，实在无法腾出更多的时间来做这个 proj，这门课的 proj 瞬时强度我认为是本科生之最，范围信院，有生之年不想再体验老大的一句话：“你有见过凌晨四点半的洛杉矶吗”。
虽然有一些主观上的情绪输出，但是这门课相对而言，也是一个 trade-off，你如果能够花大量时间在 proj 上，那你一定能拿一个好分，且会学到很多东西，假设你有很多课程和考试或者一些学院里的事情，那期末你非常非常需要合理安排时间，并且需要做好充足的准备，与自己以及 proj 和解。
ps：纯个人理解，如有雷同和不满，也没啥问题，由于听说这可能是寇老师最后一届带数字集成电路 I 这门课，后面会由新加盟 skd 的一位老师来上这门课，也许不会是这届，就是下一届。所以之后几届不一定能够有如此 “独具一格”，并且让人 “印象深刻” 的课程体验，但也不排除会进行一定的改革和优化。
